Connect Chip

  Chipfoto Urheberrecht: RWTH IAS
27.11.2019

Nach dem üblichen Warten ist der Connect Chip aus der Fab zurück. Erste Tests im Labor zeigen gutes Verhalten.

  XY Graph auf einem Oszilloskop, der das IAS Logo zeigt Urheberrecht: RWTH IAS

Gleich nach dem Posteingang wurde der Chip fertig gemacht zum messen. Als erstes wurde ein implementiertes Easteregg ausprobiert, bei welchem die IQ-DAC Ausgänge auf einem XY-Plot eines Oszilloskopes das IAS Logo zeigen. Aber auch darüber hinausgehende Messungen des PAs und anderer Schaltungsblöcke zeigen sehr vielversprechende Ergebnisse.